С24 Сверхбольшие интегральные микросхемы оперативных запоминающих устройств [] / [В. В. Баринов и др]. ; под ред. В. Д. Вернера. - Москва : Радио и связь, 1991. - 272 с. : рис., табл. - Авт. на звороті тит. арк. - Прил.: с. 250-255. - Лит.: с. 256-266. - ISBN 5-256-00521-9 : 3.50 р.
Рубрики: Запам'ятовуючі пристрої--Інтегральні мікросхеми--Проектування--Практичні посібники Кл.слова (ненормовані): микросхемы памяти -- мікросхеми пам'яті -- динамические оперативные устройства -- динамічні оперативні пристрої -- статические оперативные устройства -- статичні операційні присторї -- интегральные биполярные структуры -- інтегральні біполярні структури -- арсенид-галлиевые микросхемы -- арсенід-галієві мікросхеми -- надежность запоминающих устройств -- надійність запам'ятовуючих пристроїв -- модули памяти -- модулі пам'яті Анотація: Проектирование, изготовление и применение сверхбольших запоминающих микросхем (СБИС) оперативных запоминающих устройств (ОЗУ). Утримувачі документа: ЖОУНБ ім. О. Ольжича Дод.точки доступу: Баринов, В. В.; Березин, А. С.; Вернер, В. Д.; Герасимов, Ю. М.; Вернер, В. Д. \ред.\ Примірників всього: 1 ВВ (1) Свободны: ВВ (1) |